Semiconductor integrated-circuit	capacitor	having a	carbon f	film
electrode	•	•		

Patent Number:

☐ <u>U</u>S5440157

Publication date:

1995-08-08

Inventor(s):

OKANO HARUO (JP); AOYAMA TOMONORI (JP); IMAI KEITARO (JP); OKAYAMA

YASUNORI (JP)

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP)

Application

Number:

US19930094422 19930716

Priority Number(s): JP19920191117 19920717; JP19930164726 19930702

IPC Classification: H01L29/43; H01L29/92

EC Classification: <u>H01L21/8242B2</u>, <u>H01L29/49</u>, <u>H01L29/92</u>, <u>H01L21/02B3C</u>

Equivalents:

KR130546

Abstract

A semiconductor integrated-circuit capacitor comprises a lower electrode formed on a semiconductor substrate, a capacitor insulating film formed on the lower electrode, and an upper electrode formed on the capacitor insulating film. The capacitor insulating film is made of a high-permittivity material, and at least one of the upper and lower electrodes is made of a carbon film or a multilayered film composed of a carbon film and a conductor film other than carbon.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-85173

(43)公開日 平成6年(1994)3月25日


(51)Int.Cl. ⁵ H 0 1 L 27/04 21/28 27/108	識別記号 C 301 A	庁内整理番号 8427-4M 9055-4M	FI	技術表示箇所		
		9170—4M 9170—4M	H01L	27/ 10 3 2 5 J 3 2 5 C		
			\$ 1	審査請求 未請求 請求項の数3(全 12 頁)		
(21)出願番号	特顯平5-164726		(71)出願人			
(22)出願日	平成5年(1993)7月	12日	5-22	株式会社東芝 神奈川県川崎市幸区堀川町72番地		
(31)優先権主張番号			(72)発明者	今井 馨太郎 神奈川県川崎市幸区小向東芝町1番地 株		
(32)優先日 (33)優先権主張国	平4(1992)7月17日 日本(JP)	3	(72)発明者	式会社東芝研究開発センター内 音 岡野 晴雄		
				神奈川県川崎市幸区小向東芝町 1 番地 株 式会社東芝研究開発センター内		
			(72)発明者			
			·	神奈川県川崎市幸区小向東芝町1番地 株		
			67 (2.4)	式会社東芝研究開発センター内		
			(74)代理人	弁理士 鈴江 武彦 最終頁に続く		

(54)【発明の名称】 半導体集積回路用キャパシタ

(57)【要約】

【目的】高誘電率の材料をキャパシタ絶縁膜として用いてキャパシタの容量を増大させ、同時にリーク電流の発生をも低減させた半導体集積回路用キャパシタを提供すること。

【構成】下部電極(ストレージノード)としてポリシリコン膜パターン108を、キャパシタ絶縁膜としてタンタル酸化膜110を、上部電極(プレート)として炭素膜111を具備することを特徴とする。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された下部電極と、 該下部電極上に積層されたキャパシタ絶縁膜と、該絶縁 膜上に積層された上部電極とを具備した半導体集積回路 用キャパシタにおいて、前記キャパシタ絶縁膜が髙誘電 体材料からなり、前記上部電極および下部電極のうち少 なくとも一方が、炭素膜、または炭素膜および炭素以外 の導電体膜を含む多層積層膜からなることを特徴とする 半導体集積回路用キャバシタ。

【請求項2】 半導体基板上にキャパシタ用の下部電極 10 を形成する工程と、該電極上に高誘電体材料からなるキ ャパシタ絶縁膜を形成する工程と、該絶縁膜をエネルギ ー的に励起された酸素を含むガス雰囲気中でアニールす る工程と、該アニールされた絶縁膜上に上部電極を形成 する工程とを具備したことを特徴とする半導体集積回用 キャパシタの製造方法。

【請求項3】 半導体基板上にキャバシタ用の下部電極 を形成する工程と、該電極上に高誘電体材料からなるキ ャパシタ絶縁膜を形成する工程と、該絶縁膜上に、30 0℃以上の成膜温度で、炭素膜からなる上部電極を形成 20 する工程とを具備したことを特徴とする半導体集積回用 キャパシタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路用キャパ シタと、その製造方法に関する。

[0002]

【従来の技術】情報の記憶動作を行う半導体装置の一つ として、キャパシタとトランジスタとの組合せによって メモリーセルが構成されたDRAM (Dynamic Random A 30 ccessread write Memory)が知られている。従来、こ のようなDRAMのメモリセルを構成するキャパシタで は、キャパシタ電極としてポリシリコン、W、Mo、A 1等が用いられている。また、2層の電極間に介在する キャパシタ絶縁膜(誘電体膜)としては、シリコン酸化 膜等が用いられている。

【0003】一方、近年の急速な素子の商集積化に伴っ て、上記半導体装置においては、キャパシタの髙容量化 が望まれている。従来のキャパシタ構造においてとの要 ン酸化膜等が低誘電率であることに起因して、その膜厚 を著しく薄くせざるを得ない。しかしながら、キャパシ タ絶縁膜をいたずらに薄くすると、リーク電流が増大す るといった問題が生じる。

【0004】そとで、キャパシタ絶縁膜をより薄くする 代りに、キャパシタ絶縁膜として、シリコン酸化膜より も高誘電率を有する絶縁材料を用いることが検討されて いる。具体的には、例えば、タンタル酸化膜やPZT (Pb(Ti, Zr)O,)のようなペロブスカイト型 ル酸化膜は、シリコン酸化膜の約7倍程度の誘電率を有 している。

【0005】しかしながら、これら金属化合物は高誘電 率を示す反面、禁制帯幅が小さいため絶縁性能に劣る。 従って、これら材料をキャパシタ絶縁膜に用いた場合に も、リーク電流が増大するといった問題が生じる。換言 すれば、上記の高誘電率材料からなる絶縁膜は電荷の保 持性能が著しく劣るため、キャパシタの電荷保持能力を 低下させ、DRAMの信頼性を損なう原因となる。

[0006]

【発明が解決しようとする課題】本発明は上記問題点に 鑑みてなされたものであり、その第一の課題は、キャバ シタ絶縁膜として髙誘電率材料を用いることにより髙容 量化を達成し、且つリーク電流の発生を低減することが できる半導体集積回路用キャパシタを提供することであ

【0007】本発明の第二の課題は、髙容量化を達成す るためにキャパシタ絶縁膜を高誘電率材料で形成し、且 つリーク電流の小さい半導体集積回路用キャパシタを得 ることができる製造方法を提供することである。

[0008]

【課題を解決するための手段】本発明の上記第一の課題 は、半導体基板上に形成された下部電極と、該下部電極 上に積層されたキャパシタ絶縁膜と、該絶縁膜上に積層 された上部電極とを具備した半導体集積回路用キャバシ タにおいて、前記キャパシタ絶縁膜が髙誘電体材料から なり、前記上部電極および下部電極のうち少なくとも一 方が、炭素膜、または炭素膜および炭素以外の導電体膜 を含む多層積層膜からなることを特徴とする半導体集積 回路用キャパシタによって達成される。

【0009】本発明の上記第二の課題は、半導体基板上 にキャパシタ用の下部電極を形成する工程と、該電極上 に高誘電体材料からなるキャパシタ絶縁膜を形成する工 程と、該絶縁膜をエネルギー的に励起された酸素を含む ガス雰囲気中でアニールする工程と、該アニールされた 絶縁膜上に上部電極を形成する工程とを具備したことを 特徴とする半導体集積回用キャパシタの製造方法によっ て達成される。

【0010】また、本発明の上記第二の課題は、半導体 求を満たそうとすると、絶縁膜として用いられるシリコ 40 基板上にキャパシタ用の下部電極を形成する工程と、該 電極上に髙誘電体材料からなるキャパシタ絶縁膜を形成 する工程と、該絶縁膜上に、300℃以上の成膜温度 で、炭素膜からなる上部電極を形成する工程とを具備し たことを特徴とする半導体集積回用キャパシタの製造方 法によっても達成される。

【0011】本発明のキャパシタにおいて、キャパシタ 絶縁膜としては、種々の高誘電体膜を用いることができ る。その具体例としては、シリコン窒化物、タンタル酸 化物、ZrO,、HfO,、Nb,O,、PbTiO 髙誘電率材料等の金属化合物が検討されている。タンタ 50 ,、PZT、SrTiO,、またはBaTiO,等を主

30

3

成分とする膜が挙げられる。特に、比誘電率が20以上 の誘電体膜は、キャパシタの髙容量化を図る上で好まし い。尚、本発明は、スタックトキャパシタに特に好適に 適用できるが、トレンチキャパシタのような他の構造を 有するキャパシタにも適用することができる。

[0012]

【作用】本発明の半導体集積回路用キャパシタでは、キ ャパシタ電極の一つに炭素膜を用いたことによって、髙 誘電率を有する金属酸化膜や金属化合物を適用した場合 においても、リーク電流の発生を抑制することができ る。従って、本発明によるキャパシタは、優れた電荷保 持能力による極めて高い容量を有し、且つリーク電流も 少ない。

【0013】以下、この作用について更に詳細に説明す る。電荷を保持することを目的としたキャパシタには、 電極間の絶縁性に優れていることと同時に、髙容量であ ることが要求される。髙容量化を図るためには、キャパ シタにおける絶縁膜(誘電体膜)として、高誘電率の材 料を用いることが望ましい。しかしながら、キャバシタ 絶縁膜に誘電率の高い材料を用いた場合には、以下の理 由によってその絶縁性が損なわれる。

【0014】一般に、誘電率の高い材料ほど、その禁制 帯幅は小さくなる。図14に、種々の誘電体材料の誘電 率と夫々の禁制帯幅との関係を示す。この図は、P.J.Ha rropand D.S.Campbell, Thin Solid Films.2.p.273(196 8) からの引用である。キャパシタにおいては、絶縁膜 材料の禁制帯幅が小さくなると、絶縁膜とキャパシタ電 極(即ち導電体)との間のエネルギー障壁高さが低くな るため、電圧印加時に大きなリーク電流が流れ、絶縁性 が損なわれる。

【0015】従って、本発明の目的に沿って高性能のキ ャパシタを得るためには、キャパシタ絶縁膜の誘電率を 高くして高容量化を図るだけでなく、電極と絶縁膜との 間のエネルギー障壁高さを大きくしてリーク電流を低減 することにより、絶縁性能を向上させる必要がある。

【0016】タンタル酸化膜をキャパシタ絶縁膜に用い る場合について、との状況を具体的に説明すれば次の通 りである。タンタル酸化物の誘電率 (比誘電率) は約2 8であり、シリコン酸化物の比誘電率3.9よりも遥か に大きい。しかし、タンタル酸化物の禁制帯幅は約4. 6 e vであり、シリコン酸化物の禁制帯幅8 e V よりも 小さい。このため、タンタル酸化膜では、膜中のトラッ プサイトを介しての熱励起によるキャリアの伝導(P-F型伝導)が生じるため、絶縁性能の点でシリコン酸化 膜よりも劣る。従って、タンタル酸化膜をキャパシタ絶 縁膜に用いる場合には、リーク電流を抑制するために特 別の手段を採用する必要がある。そのための基本的な手 段として、本発明ではタンタル酸化膜と電極材料との間 のエネルギー障壁を大きくすることとした。

ル酸化膜を用い、との絶縁膜によって相互に絶縁される 電極の一方にn^{*}型Si膜を、他方の電極にAl膜、W 膜、または炭素膜からなる導電体薄膜を夫々用いた場合 のエネルギーバンドの状態を示す図である。同図から明 らかなように、導電体電極のフェルミ準位が深いほど、 即ち、その仕事関数の値が大きいほど、エネルギー障壁 高さ Φ 。は大きくなる。このエネルギー障壁高さ Φ 。 は、キャパシタ絶縁膜(タンタル酸化物)の禁制帯幅E 。の上端のエネルギー準位を基準としたときの、導電体 10 電極のフェルミ準位の深さである。障壁高さ中。が大き いほど、リーク電流は小さくなる。エネルギー障壁中。 によるリーク電流抑制効果は、絶縁膜の材料の禁制帯幅 が小さい場合、即ち、キャパシタ絶縁膜の誘電率が高い 場合ほど顕著に現れる。従って、タンタル酸化膜のよう にシリコン酸化膜よりも誘電率が高く、禁制帯幅の小さ いキャパシタ絶縁膜を用いる場合には、仕事関数の値が 大きい電極材料を用いることによってリーク電流を小さ くすることができる。

【0018】このような仕事関数値の大きい材料の例と して、例えばPt (仕事関数5.4eV)等の貴金属が 挙げられる。しかし、これら貴金属は電極としての製障 性、加工性の点で問題が多い。これに対し、本発明にお いてキャパシタ電極に用いられる炭素膜は、製膜性およ び加工性に優れている。また、図15に示したように、 その仕事関数は約5 e Vであり、従来の電極材料として 用いられるA1膜(仕事関数4.3 e V) およびW膜 (同4.5 e V) に比べて大きい。その結果、炭素膜を キャパシタ電極として用いた場合、キャパシタ絶縁膜 (タンタル酸化膜) に対するエネルギー障壁髙さ Φ_{\bullet} は 2. 5 e V である。 この Φ。 の 値は、 従来のように キャ パシタ電極としてΑ1膜を用いた場合(Φ。=1.8e V) およびW膜を用いた場合($\Phi_n = 2.1eV$)より も大きい。従って、炭素膜をキャパシタ電極に用いると とによって、リーク電流を抑制することができる。この ような状況は、キャパシタ絶縁膜として、タンタル酸化 膜以外の髙誘電率材料膜を用いた場合においても同様で ある。

【0019】以上のように、本発明のキャパシタにおい ては、キャパシタ絶縁膜に高誘電率の材料を用いて髙容 40 量化を達成し、且つキャパシタ電極として炭素膜を用い ることによってリーク電流を低減することができる。

【0020】また、炭素の抵抗率は、従来から電極材料 に用いられている他の金属に比べてもさほど大きくはな い。しかし、必要に応じて炭素膜上に炭素以外の導電体 膜を積層した多層膜とし、その性能を調整することもで

【0021】加えて、キャパシタ電極として用いられる 炭素膜は、キャパシタの立体構造に対応してステップカ パレージに優れたCVD法またはスパッタ法により形成 【0017】図15は、キャパシタ絶縁膜としてタンタ 50 することができ、更に、酸素等を反応ガスとした反応性

る。

イオンエッチングにより容易に微細加工することができ る。従って、本発明によるキャパシタの製造には、従来 のLSI製造プロセスを容易に適用することができる。 【0022】次に、本発明による半導体集積回路用キャ バシタの製造方法について説明する。従来のLSI製造 プロセスをそのまま適用して、上記構造からなるキャバ シタを製造しようとすれば、スパッタ法またはCVD法 等によって上記高誘電体材料からなるキャパシタ絶縁膜 を形成し、続いてその上に炭素膜を積層することにな る。しかし、スパッタ法またはCVD法で形成された上 記キャパシタ絶縁膜中には、微量の水素が不可避的に混 入する。即ち、スパッタ法の場合には、成膜室から排気 されずに残った残留水分および残留水素が原因となり、 キャパシタ絶縁膜中に水素が取り込まれる。また、CV D法の場合には、これら残留水分および残留水素に由来 する水素以外にも、特に有機金属ソースを用いた場合に は必然的にかなりの水素が取り込まれる。

【0023】このように水素が混入したキャパシタ絶縁 膜上に炭素膜を形成すると、該絶縁膜中の水素と炭素と の間で結合反応が生じ、界面に炭化水素を含む層が形成 される。こうして形成された炭化水素の層は、炭素膜と キャパシタ絶縁膜との間の密着性を低下させるため、炭 素膜が剥離するといった問題を生じる。

【0024】更に、キャパシタ絶縁膜と電極との界面に 炭化水素を多く含む層が形成されると、キャパシタの電 気的特性の劣化を生じる。即ち、上記界面に形成された 炭化水素層は電気的には非常に不安定であるため、DC または低周波に対しては高抵抗の導体として機能する が、高周波に対しては追随できない。その結果、界面に 存在する炭化水素層が直列容量を形成し、見掛け上のキ・30 ャパシタ容量が小さくなってしまう。

【0025】このように、キャパシタ絶縁膜中に水素が混入すると、集積回路の歩留まりは著しく低下し、また素子特性が劣化する。このような問題を解決するために、本発明の製造方法においては、高誘電率材料からなるキャパシタ絶縁膜を形成した後、その上に炭素膜を積層する前に、前記キャパシタ絶縁膜をエネルギー的に励起された酸素を含むガス雰囲気中でアニールする手段を用いることとした。

【0026】 CCで、エネルギー的に励起された酸素とは、基底状態の酸素分子よりも高いエネルギー状態にある酸素を意味する。その例としては、酸素イオン(分子イオンおよび原子イオンの両者を含む)、並びに酸素ラジカル(分子ラジカルおよび原子状酸素の両者を含む)が挙げられる。このような励起酸素を含む雰囲気は、ダウンフロー方式による酸素ラジカルの供給、酸素ガス中での放電、またはオゾンガスに対する紫外線照射等によって得ることができる。

【0027】上記のようにしてキャパシタ絶縁膜中に混入した水素は、膜の構成元素と結合しているため単なる

アニールでは除去することが困難である。しかし、本発明で採用したアニールを用いれば、励起酸素の作用によって膜構成元素から引抜かれ、膜の外へ除去され得る。即ち、このような励起酸素は非常に活性であり、またある程度の高温においては上記キャパシタ絶縁膜中に浸透する。従って、所定の温度で上記のアニールを施すと、励起酸素はキャパシタ絶縁膜中に浸透し、該絶縁膜中に含まれる水素と反応して水分子を形成する。形成された水分子は外部へ拡散して除去される。その結果、上記のアニールを行なった後に炭素膜を形成すれば、該炭素膜の剥離やキャパシタ特性の劣化を防止することができ

【0028】なお、上記のアニール工程は、キャバシタ電極に炭素を用いるときだけでなく、従来からキャバシタ電極に用いられているW等の金属を用いた場合にも同様の効果を奏することが明らかになった。従って、本発明の方法はこのような場合をも包含するものである。

【0029】本発明には、上記の半導体集積回路用キャパシタを製造する際に、キャパシタ電極に用いる炭素膜を良質化して、リーク電流を更に抑制する方法が含まれる。この方法では、キャパシタ電極として用いる炭素膜を、300℃以上の高温で成膜する。後述するように、発明者らは、このような高温で成膜することによって、形成された炭素膜の仕事関数値が大きくなることを確認した。その結果、キャパシタ電極とキャパシタ絶縁膜との間のエネルギー障壁高さΦ。は更に大きくなり、キャパシタのリーク電流をより効果的に抑制することができる。

【0030】以上説明したように、本発明は高誘電体膜を半導体集積回路用キャパシタの絶縁膜に用いてキャパシタの高容量化を達成し、同時に該キャパシタのリーク電流を抑制することを目的としている。この目的を達成するために、本発明では三つの手段、即ち、(a) 炭素膜をキャパシタ電極に用いることと、(b) 励起酸素雰囲気下で高誘電体膜をアニールすることと、(c) 炭素膜を300℃以上の髙温で形成することとを開示している。これらの手段は夫々単独で採用してもよく、或いは組み合わせて採用してもよい。そこで夫々の場合の効果を比較するために、次ぎの6つのキャパシタを製造し、夫々のリーク電流特性を比較したところ、図13に示す結果が得られた。

【0031】(1) アニールなし、W電極(従来例)

- (2) アニールなし、炭素電極(炭素膜の成膜温度:常温)
- (3) アニールなし、炭素電極(炭素膜の成膜温度:高温)
- (4) アニール有り、W電極
- (5) アニール有り、炭素電極(炭素膜の成膜温度:常 温)
-) (6) アニール有り、炭素電極(炭素膜の成膜温度:高

温)

図13の結果から明らかなように、上記三つの手段は夫々単独で採用した場合にも一定の効果を得ることができるが、これらを組み合わせることによって更に大きな効果を得ることができる。

[0032]

【実施例】以下、図面を参照して本発明の実施例を説明するが、これら実施例は本発明の理解を容易にする目的で記載されるものであり、如何なる意味においても本発明を限定するものではない。

【0033】なお、以下の説明においては、本発明の実施例になる半導体集積回路用キャパシタと、その製造プロセスとを一緒に説明する。

実施例1

図1(a)~(d)は、本発明の第一実施例になるキャパシタの製造プロセスを示している。尚、この第一実施例は、下部電極(蓄積電極またはストレージノード)としてn・型ポリシリコン膜を、キャパシタ絶縁膜としてタンタル酸化膜を、上部電極(プレート電極)として炭素膜を用いたスタックトキャパシタセルを有するDRA 20 Mに関する。

【0034】まず、比抵抗が10Ω・cmであり、(100)表面を有するp型シリコン基板101の表面をLOCOS法により選択的に酸化し、厚い熱酸化膜からなる素子分離膜102を形成する。次いで、素子分離膜102で囲まれた素子領域表面に薄い熱酸化膜を形成し、更にCVD法で第一のn・型ポリシリコン膜を堆積した後、この積層膜を通常のフォトエッチング法に従ってパターニングすることにより、ゲート酸化膜103およびゲート電極104を形成する。その後、ゲート電極104を形成する。その後、ゲート電極104を形成する。その後、ゲート電極104をブロッキングマスクとして、基板101に対してイオン注入を行なうことにより、チャンネル領域を介して相互に離間されたn型領域105、および105、を自己整合的に形成する(図1(a)図示)。n型領域105、および105、は、夫々MOSトランジスタのドレイン領域およびソース領域となる。

【0035】次に、基板全面に、層間絶縁膜として厚い CVD酸化膜106を形成し、これを通常のフォトエッチング法に従ってパターニングすることにより、n⁻型領域105,に連通する開口部107を形成する(図1(b)図示)。

【0036】次に、第二のn・型ポリシリコン膜を堆積した後、このポリシリコン膜を、通常のフォトエッチング法に従ってパターニングすることにより、開口部107を介してn・型領域105,にコンタクトしたn・型ポリシリコン膜パターン108を形成する。この後、必要に応じて、ポリシリコン膜パターン108上に自然酸化膜が成長するのを防止するために、直接窒化により、パターン108上に極薄いシリコン窒化膜109を形成してもよい(図1(c)図示)。

【0037】次に、例えば反応性スパッタ法、CVD 法、または他の適切な成膜方法により、タンタル酸化膜 110を堆積する。続いて、タンタル酸化膜110上に 出来時も形式した後、これるでは、

炭素膜を形成した後、これを通常のフォトエッチング法 に従ってパターニングすることにより、炭素膜パターン 111を形成する(図1(d)図示)。尚、この炭素膜 パターン111には、例えば、抵抗率を低下させる目的 で、B等のIII 族元素、P、As等のV族元素のような

10 【0038】上記のようにして、ポリシリコン膜パターン108からなる下部電極と、タンタル酸化膜110からなるキャパシタ絶縁膜と、炭素膜パターン111からなる上部電極とで構成されたメモリーセル用キャパシタ

微量の不純物を添加してもよい。

【0039】尚、通常のLSIの製造プロセスでは、引続き、バッシベーション膜の形成、配線の形成等の工程が行われる。

実施例2

が完成される。

図2(a)~(d)は、本発明の第二実施例になるキャバシタの製造工程を示している。この第二実施例は、下部電極(ストレージノード)としてn・型ポリシリコン膜を、キャパシタ絶縁膜としてタンタル酸化膜を、上部電極(プレート)として炭素膜/タングステン膜の2層膜を用いたスタックトキャパシタセルを有するDRAMに関する。

【0040】まず、実施例1と同様にして、(100)表面を有する比抵抗が $10\Omega \cdot cm$ のp型シリコン基板 201上に、素子分離膜202、ゲート酸化膜203、ゲート電極204、n 型領域205、および205、を形成する(図2(a)図示)。

【0041】また、実施例1と同様にして厚いCVD酸化膜206と、n⁻型領域2051に連通する開口部207とを形成する(図2(b)図示)。更に、実施例1と同様に行なうことにより、開口部207を介してn⁻型領域2051にコンタクトしたn⁺型ポリシリコン膜パターン208を形成する。必要に応じて、実施例1の場合と同様の目的で、パターン208上に直接窒化による極薄いシリコン窒化膜209を形成してもよい(図2(c)図示)。

1 【0042】次に、例えば反応性スパッタ法、CVD 法、または他の適切な成膜方法により、キャパシタ絶縁 膜としてタンタル酸化膜210を堆積する。続いて、炭 素膜およびタングステン膜を順次堆積した後、この積層 膜を通常のフォトエッチング法または反応性イオンッチ ングに従ってパターニングすることにより、炭素膜パタ ーン211およびタングステン膜パターン212の積層 膜からなる上部電極を形成する(図2(d)図示)。

【0043】 このようにして、ポリシリコン膜パターン 208からなる下部電極と、タンタル酸化膜210から 50 なるキャパシタ絶縁膜と、炭素膜211 およびタングス (6)

テン膜バターン212の積層膜からなる上部電極とで構成されたメモリセル用キャバシタが完成される。

【0044】尚、通常のLSIの製造プロセスでは、引続き、パッシベーション膜の形成、配線の形成等の工程が行われる。次に、本実施例のキャパシタについてリーク特性(I-V特性)を評価した。比較のために、絶縁膜にタンタル酸化膜を用い、上部電極にタングステン膜を単独で用いた従来例のキャパシタについても、同様にしてリーク特性(I-V特性)を評価した。その結果を図10に示す。同図から明らかなように、同一の電圧を印加した場合に、本実施例のキャパシタでは、従来例に比べてリーク電流が大幅に低減されている。この結果から、キャパシタ電極として炭素膜を用いることにより、絶縁膜として高誘電体膜を適用して高容量化した場合にも、リーク電流を抑制できることが判る。

【0045】実施例3

図3(a)~(d)は、本発明の第三実施例になるキャパシタの製造工程を示している。この第三実施例は、下部電極(ストレージノード)として炭素膜を、キャパシタ絶縁膜としてSrTiO,膜を、上部電極(プレート)として炭素膜を用いたスタックトキャパシタセルを有するDRAMに関する。

【0046】まず、実施例1と同様にして、(100) 表面を有する比抵抗10Ω・cmのp型シリコン基板3 01上、素子分離膜302、酸化膜303、ゲート電極304、n⁻型領域305, および305, を形成する (図3(a)図示)。

【0047】また、実施例1と同様にして厚いCVD酸化膜306と、n⁻型領域3051に連通する開口部307とを形成する(図3(b)図示)。次に、炭素膜を堆積した後、該炭素膜を通常のフォトエッチング法に従ってバターニングすることにより、開口部307を介してn⁻型領域3051にコンタクトした炭素膜パターン308を形成する(図3(c)図示)。

【0048】次に、例えば反応性スパッタ法、CVD法または他の適切な製膜方法により、キャパシタ絶縁膜としてSrTiO,膜309を堆積する。続いて、SrTiO,膜309上に炭素膜を堆積した後、これを通常のフォトエッチング法に従ってパターニングすることにより、炭素膜パターン310を形成する。(図3(d)図示)

このようにして、炭素膜パターン308からなる下部電極と、SrTiO,膜309からなるキャパシタ絶縁膜と、炭素膜パターン310からなる上部電極とで構成されたメモリーセル用キャパシタが完成される。

【0049】尚、通常のLSIの製造プロセスでは、引続き、パッシベーション膜の形成、配線の形成等の工程が行われる。

実施例4

図4(a)~(c)は、本発明の第四実施例になるキャ 50 プラズマ雰囲気下でアニールを行なう。また、ウエハー

10

パシタの製造工程を示している。この第四実施例は、下部電極(ストレージノード)としてn・型ポリシリコン膜を、キャパシタ絶縁膜としてタンタル酸化膜を、上部電極(プレート)としてスパッタ法により成膜した炭素膜を用いたスタックトキャパシタセルを有するDRAMに関する。また、この実施例は、タンタル酸化膜を成膜した後に高温の活性酸素雰囲気下でアニールする工程を含む、キャパシタの製造方法に関する。

【0050】まず、比抵抗が10Ω・cmであり、(1 00)表面を有するp型シリコン基板401の表面をL OCOS法により選択的に酸化し、厚い熱酸化膜からな る素子分離膜402を形成する。次いで、素子分離膜4 02で囲まれた素子領域表面に薄い熱酸化膜を形成し、 更にCVD法で第一のn[・]型ポリシリコン膜を堆積した 後、この積層膜を通常のフォトエッチング法に従ってバ ターニングすることにより、ゲート酸化膜403および ゲート電極404を形成する。その後、ゲート電極40 4をブロッキングマスクとして、基板101に対してイ オン注入を行なうことにより、チャンネル領域を介して 20 相互に離間されたn 型領域405, および405, を 自己整合的に形成する。n⁻型領域405、および40 5、は、夫々MOSトランジスタのソース領域およびド レイン領域となる。次に、基板全面に、層間絶縁膜とし て厚いCVD酸化膜406を形成し、これを通常のフォ トエッチング法に従ってパターニングすることにより、 n⁻型領域405,に連通する開口部を形成する。次 に、タングステンシリサイドを堆積した後、該シリサイ ド膜を通常のフォトエッチング法に従ってパターニング するととにより、開口部を介して n^- 型領域405, に コンタクトしたビット線407を形成する。その後、第 二のCVD酸化膜408を堆積する(図4(a)図 示)。

【0051】次に、n⁻型領域405,に連通する開口部を形成した後、第二のn[・]型ポリシリコン膜を堆積し、このポリシリコン膜を通常のフォトエッチング法に従ってパターニングする。これにより、開口部を介してn⁻型領域405,にコンタクトしたn[・]型ポリシリコン膜パターン409を形成する。この後、必要に応じて、ポリシリコン膜パターン409上に自然酸化膜が成409上に極薄いシリコン窒化膜410を形成してもよい。次に、例えばTa(OC,H,),をソースとするCVD法により、タンタル酸化膜411を200A程度の厚さにまで堆積する(図4(b)図示)。

【0052】次に、図7に示すようなRF電極12を備えたアニール室11内において、上記図4(b)の状態のウエハー10をアニールする。その際、酸素ライン13から酸素ガスを供給すると共に、50~300 WのRF放電を行なうととにより、減圧(0.1~10 Torr)の酸素ブラズマ雰囲気下でアニールを行なう。また、ウェハー

10

12はヒータ14上に載置され、400 ℃~700 ℃に加熱 される。なお、この装置において、アニール室11の容 器壁は接地されると共に、ウエハー10は浮遊電位に設 定される。

【0053】次に、スパッタ法を用いてタンタル酸化膜411上に炭素膜を形成した後、これを通常のフォトエッチング法に従ってパターニングすることにより、プレート電極として用いる炭素膜パターン412を形成する(図4(c)図示)。必要に応じ、炭素膜パターンの上に更に金属膜を積層してもよい。

【0054】上記のようにして、ポリシリコン膜バターン408からなる下部電極と、タンタル酸化膜411からなるキャパシタ絶縁膜と、炭素膜パターン412からなる上部電極とで構成されたメモリーセル用キャパシタが完成する。

【0055】尚、通常のLSIの製造プロセスでは、引続き、パッシベーション膜の形成、配線の形成等の工程が行われる。

実施例5

図5(a)~(c)は、本発明の第五実施例になるキャパシタの製造工程を示している。との第五実施例は第四実施例の変形であり、キャパシタ容量を増大させるために、キャパシタ電極を円筒形状にしたものである。また、この実施例でも、タンタル酸化膜を成膜した後に高温の活性酸素雰囲気下でアニールする工程が含まれる。【0056】まず、(100)表面を有する比抵抗10 $\Omega\cdot cmop$ 型シリコン基板501を用い、実施例4と同様に行なうことにより、素子分離膜502、ゲート酸化膜503、ゲート電極504、 n^- 型領域505、および505、厚いCVD酸化膜506、ビット線507、第二のCVD酸化膜508を形成する(図5(a)図示)。

【0057】次に、実施例4と同様にして、n⁻型領域505,に連通する開口部を形成した後、該開口部を介してn⁻型領域505,にコンタクトしたn⁺型ポリシリコン膜パターン509を形成する。ただし、この実施例ではキャパシタ面積を増大する目的で、n⁺型ポリシリコン膜パターン509を図示のように円筒形に形成する。その後、実施例4と同様にして、必要に応じてポリシリコン膜パターン509上に直接窒化による極薄いシ40リコン窒化膜510を形成し、更にタンタル酸化膜511を200A程度の厚さにまで堆積する(図5(b)図示)。

【0058】次に、図8に示すようなアニール室21内において、上記図5(b)の状態のウェハー20をアニールする。その際、外部に設けられたマイクロ波放電部24に酸素を供給し、100~700 Wのマイクロ波放電によって発生した酸素ラジカルをライン22を通してアニール室20内に供給することにより、0.1~10 Torrの酸素ラジカル雰囲気下でアニールを行なう。また、ウェ50

12

ハー20はヒータ23上に載置され、400 ℃~700 ℃に加熱される。

【0059】次に、タンタル酸化膜511上にCVD法により炭素膜512を形成する。このCVD法による炭素膜511は、例えば300~400℃の温度下でメタンガスをウエハー上に導入し、RF波放電により反応させることにより、約200 Aの厚さで堆積させる。CVDソースはメタンガスに限らず、エチレン、スチレン、ブタジエン、ベンゼン、トルエン、キシレン等の炭化水素ガスを用いてもよい。こうして形成された炭素膜512を通常のフォトエッチング法に従ってバターニングすることにより、プレート電極として用いる炭素膜バターン512を形成する(図5(c)図示)。

【0060】上記のようにして、ポリシリコン膜バターン509からなる下部電極と、タンタル酸化膜511からなるキャパシタ絶縁膜と、炭素膜バターン512からなる上部電極とで構成されたメモリーセル用キャパシタが完成する。

【0061】尚、通常のLSIの製造プロセスでは、引続き、バッシベーション膜の形成、配線の形成等の工程が行われる。

実施例6

図6(a)~(c)は、本発明の第六実施例になるキャパシタの製造工程を示している。との第六実施例は下部電極(ストレージノード)として白金膜を、キャパシタ絶縁膜としてSrTiO,膜を、上部電極(プレート)としてCVD法により成膜した炭素膜を用いたスタックトキャパシタセルを有するDRAMに関する。また、この実施例でも、タンタル酸化膜を成膜した後に高温の活性酸素雰囲気下でアニールする工程が含まれる。

【0062】まず、(100)表面を有する比抵抗10Ω・cmのp型シリコン基板601を用い、実施例4と同様に行なうととにより、素子分離膜602、ゲート酸化膜603、ゲート電極604、n型領域605、および605、厚いCVD酸化膜606、ビット線607、第二のCVD酸化膜608を形成する(図6(a)図示)。

【0063】次に、n⁻型領域605、に連通する開口部を形成した後、第二のn⁺型ポリシリコン膜609を推積し、これをエッチバックする。これにより、該開口部をn⁻型領域605、にコンタクトした第二のn⁺型ポリシリコン膜609で埋める。その後、全面にTiN膜を堆積し、これを通常のフォトエッチングでバターンニングすることにより、第二のn⁺型ポリシリコン膜609にコンタクトしたTiN膜バターン610を形成する。更に、例えばメッキ法により、TiN膜バターン610上にのみ選択的にPt膜611を形成する。次に、CVD法、スパッタ法または他の適切な成膜方法により、SiTiO,膜612を全面に形成する(図6(b)図示)。

20

【0064】次に、図9に示すようなUVランプ32を 具備したアニール室31内において、上記図6(b)の 状態のウエハー30をアニールする。その際、ライン3 3からオゾンガスを供給すると共に、UVランプ32で 紫外線照射しながら0.1 Torr乃至常圧でアニールを行な う。ウエハー12はヒータ34上に載置され、300℃程 度の温度に加熱される。

【0065】次に、実施例5と同様にしてCVD法により炭素膜を形成し、これを通常のフォトエッチング法に従ってパターニングすることにより、プレート電極とし 10 て用いる炭素膜パターン613を形成する(図6(c)図示)。

【0066】上記のようにして、Pt膜611からなる下部電極と、SrTiO、膜612からなるキャパシタ 絶縁膜と、炭素膜パターン613からなる上部電極とで 構成されたメモリーセル用キャパシタが完成する。

【0067】尚、通常のLSIの製造プロセスでは、引続き、パッシベーション膜の形成、配線の形成等の工程が行われる。

実施例7

との実施例は、キャバシタ電極として用いる炭素膜を、300 ℃以上の高温で成膜することによって、該炭素膜の仕事関数値を大きくし、キャバシタのリーク電流を更に減少させる方法に関する。

【0068】この実施例では、実施例4における上部電極412を、次のようにして行なった点を除き、実施例4と全く同様にして図4(c)のキャパシタを製造した。即ち、この実施例では、ウエハーを室温、150℃、300℃または450℃の温度に保持した状態で、スパッタ法により炭素膜412を形成し、該炭素膜をパターンニ 30ングすることにより上部電極412を形成した。

【0069】とうして得られた4種類のキャパシタの夫々について、I-V特性を調べたところ、図11に示す結果が得られた。この結果から明らかなように、炭素膜412の形成温度が300 ℃以上の場合にリーク電流が大幅に低減されている。

【0070】その原因を考察するために、シリコン酸化膜キャバシタ(MOSキャバシタ)の上部電極を上記と同様の条件で成膜した炭素膜で形成し、得られたMOSキャバシタのC-V特性を測定した。そのC-V曲線の40シフト(フラットバンド電圧のシフト)から、夫々の温度で形成された炭素膜の仕事関数値を求めた。その結果を図12に示す。この図から、形成温度が300 ℃以上になると、炭素膜の仕事関数の値が大幅に大きくなることが分かる。従って、上部電極に用いる炭素膜を300 ℃以上の高温で成膜すると、その仕事関数値が顕著に大きくなり、キャバシタ絶縁膜との間のエネルギー障壁が高くなるため、リーク電流が大幅に減少するものと思われる。

[0071]

【発明の効果】以上詳述したように、本発明によれば、キャパシタ電極として炭素膜を用いることによって、リーク電流が少なく且つ蓄積容量が大きなキャパシタを提供することができる。ひいては、DRAM等の信頼性が向上され、高性能の半導体集積回路が提供される。

14

【図面の簡単な説明】

【図1】(a)~(d):本発明の第一実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図2】(a)~(d):本発明の第二実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図3】(a)~(d):本発明の第三実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図4】(a)~(c):本発明の第四実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図5】(a)~(c):本発明の第五実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図6】(a)~(c):本発明の第六実施例になるキャパシタの製造プロセスをその工程順に示す断面図。
【図6】(a)~(c):本発明の第六実施例になるキャパシタの製造プロセスをその工程順に示す断面図。

【図8】第五実施例で用いたアニール装置を示す説明 図。

【図9】第六実施例で用いたアニール装置を示す説明図。

【図10】本発明の第二実施例になるキャパシタと、従来例のキャパシタのリーク特性を示す線図。

【図11】第四実施例になるキャパシタのリーク電流特性と、その上部電極 (炭素膜) の成膜温度との関係を示す線図。

【図12】炭素膜の成膜温度と、得られた炭素膜の仕事 関数値との関係を示す線図。


【図13】本発明に含まれる複数の態様について、夫々の場合のリーク電流抑制効果を比較して示す図。


【図14】種々の誘電体材料の誘電率と夫々の禁制帯幅 との関係を示す図。


【図15】タンタル酸化膜および金属のエネルギーバンドを示す図。


【符号の説明】


101, 201, 301…シリコン基板、102, 103, 202, 203, 302, 303…熱酸化膜バターン、104, 108, 204, 208, 304…n^{*}型ポリシリコン膜パターン、105, 105, 205, 205, 305, 305, …n^{*}型領域、106, 206, 306…CVD酸化膜、107, 207, 307…開口部、109, 209…シリコン窒化膜、110, 210…タンタル酸化膜、111, 211, 308, 310…炭素膜パターン、212…タングステン膜パターン、309…SrTiO, 膜














フロントページの続き

(72)発明者 青山 知憲 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

- 【発行日】平成13年3月16日(2001.3.16)

【公開番号】特開平6-85173

【公開日】平成6年3月25日(1994.3.25)

【年通号数】公開特許公報6-852

【出願番号】特願平5-164726

【国際特許分類第7版】

H01L 27/04

21/28 301

27/108

[FI]

H01L 27/10 325 J.

21/28 301 A

27/10 325 C

【手続補正書】

【提出日】平成11年10月14日(1999.10.14)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 半導体基板上に形成された下部電極と、 該下部電極上に積層されたキャバシタ絶縁膜と、該絶縁 膜上に積層された上部電極とを具備した半導体集積回路 用キャパシタにおいて、前記キャパシタ絶縁膜が高誘電 体材料からなり、前記上部電極および下部電極のうち少 なくとも一方が、炭素膜、または炭素膜および炭素以外 の導電体膜を含む多層積層膜からなることを特徴とする 半導体集積回路用キャバシタ。

【請求項2】 前記高誘電体材料が、少なくとも20の 比誘電率を有することを特徴とする半導体集積回路用キャパシタ。

【請求項3】 前記高誘電体材料が、シリコン窒化物、 五酸化タンタル、二酸化ジルコニウム、に酸化破風に生む、五酸化ニオブ、チタン酸鉛、ジルコン酸チタン酸 鉛、チタン酸ストロンチウム、およびPZTからなる群から選択されることを特徴とする請求項1に記載の半導体集積回路用キャパシタ。

【請求項4】 前記炭素膜はホウ素、リンおよび砒素からなる群から選択される少なくとも一種を含有することを特徴とする請求項1~3の何れか1項に記載の半導体集積回路用キャパシタ。

【請求項5】 前記キャパシタ上部電極は、炭素および タングステンからなる二層膜であることを特徴とする請 求項1~3の何れか1項に記載の半導体集積回路用キャパシタ。

【請求項6】 半導体基板上にキャパシタ用の下部電極を形成する工程と、該電極上に高誘電体材料からなるキャパシタ絶縁膜を形成する工程と、該絶縁膜をエネルギー的に励起された酸素を含むガス雰囲気中でアニールする工程と、該アニールされた絶縁膜上に上部電極を形成する工程とを具備したことを特徴とする半導体集積回路用キャパシタの製造方法。

【請求項7】 前記キャパシタ上部電極を形成する工程 に炭素膜の形成が含まれることを特徴とする請求項6 に 記載の製造方法。

【請求項8】 前記炭素膜の形成は300℃以上の温度で行われることを特徴とする請求項6または7に記載の製造方法。

【請求項9】 前記炭素膜の形成がスパッタリングによって行われることを特徴とする請求項6~8の何れか1項に記載の製造方法。

【請求項10】 前記キャパシタ上部電極が金属膜からなるととを特徴とする請求項6に記載の製造方法。

【請求項11】 前記励起された酸素が、50~300 WのRF放電により生成された酸素プラズマから調製されることを特徴とする請求項6~10の何れか1項に記載の製造方法。

【請求項12】 半導体基板上にキャパシタ用の下部電極を形成する工程と、該電極上に高誘電体材料からなるキャパシタ絶縁膜を形成する工程と、該絶縁膜上に、300℃以上の成膜温度で、炭素膜からなる上部電極を形成する工程とを具備したことを特徴とする半導体集積回路用キャパシタの製造方法。